Verification: IEEE Standard for UVM (1800.2-2017) - IKSciting
1846
post-template-default,single,single-post,postid-1846,single-format-standard,bridge-core-2.8.7,qodef-qi--no-touch,qi-addons-for-elementor-1.7.1,qode-page-transition-enabled,ajax_fade,page_not_loaded,,qode-title-hidden,qode_grid_1300,footer_responsive_adv,qode-content-sidebar-responsive,qode-theme-ver-27.1,qode-theme-bridge,qode_header_in_grid,wpb-js-composer js-comp-ver-6.6.0,vc_responsive,elementor-default,elementor-kit-838

IEEE Standard for UVM (1800.2-2017)

IEEE Standard for SystemVerilog (1800-2017) 페이지에서 설명한 것과 같이 IEEE GET Program에 의해 SystemC, SystemVerilog, UVM, IP-XACT 등 design automation standard 문서를 무료로 다운로드 받을 수 있다. IEEE GET Program은 design automation standard 외에도 다른 standard도 제공하고 있으므로 하단의 reference 링크를 참고하도록 하자.

IEEE Std 1800.2-2017

Standard 문서 전체를 정독할 필요는 없지만 UVM에 대해 모르는 것이 있을 때 LRM(Language Reference Manual)이 매우 유익한 경우가 많다. 해당 문서에서 제공되는 예제의 coding style을 참고하는 것도 도움이 된다. 아래 그림을 클릭하면 UVM LRM을 다운로드 받을 수 있는 페이지로 이동한다. 회원가입과 간단한 Terms of Use 동의 절차만 거치면 다운로드 링크가 활성화 된다.

IEEE Standard for UVM (1800.2-2017)

References

6 Comments

Post A Comment